


Reti universali: multiplexer

Reti con multiplexer


- Un multiplexer convoglia sulla uscita y quello fra gli $m=2^n$ “ingressi primari” A_i selezionato dagli n “ingressi secondari” C_j

$$y = \sum_{i=0}^{m-1} A_i \cdot P_i$$

- Ma questa è la forma normale di una funzione delle C_i con P_i mintermini e A_i bit che specificano la funzione. Si ottiene allora una rete universale per funzioni di n variabili ponendo:
 - Ingressi primari = bit di specificazione
 - Ingressi secondari = variabili indipendenti



Multiplexer come generatore di funzioni



Reti universali: multiplexer con logica folded


Logica “folded”

- Nella forma normale della funzione, mettendo in evidenza i mintermini nelle $C_0.C_1....C_{n-2}$, ciascuno di questi risulta moltiplicato per:
 - $\overline{C_{n-1}}$ se non esiste il mintermine in tutte le variabili con C_{n-1}
 - C_{n-1} se non esiste il mintermine con $\overline{C_{n-1}}$
 - 1, se esistono entrambi
 - 0, se non esistono né l'uno né l'altro
 - È allora possibile usare un multiplexer con $n-1$ ingressi secondari per generare funzioni di n variabili
 - I bit di specificazione sono uno dei valori $(0, 1, \overline{C_{n-1}}, C_{n-1})$
-


Reti universali: ROM

Logica ROM-Read Only Memory

- Una ROM implementa la funzione $MB=M(MA)$
- Se MA è di n bit
- e la memoria ha parallelismo di m bit
- Si realizzano m funzioni di n variabili
- I contenuti della memoria (colonne di tabelle di verità) sono
 - specificati dall'utente
 - realizzati dal costruttore "bruciando" i collegamenti fra linee orizzontali e verticali



Reti universali: ROM




Reti universali: PLA

PLA – Programmable Logic Array

- Fanno parte della più ampia classe dei “Dispositivi Logici Programmabili”
- Realizzare k funzioni di n variabili in forma and-or a 2 livelli

$$f_j = \sum_{i=1}^m a_{ij} \cdot \gamma_i \quad a_{ij} = 0,1; i \in [1,m], j \in [1,k]$$

- 2 sezioni
 - AND: realizza le m clausole
 - OR: realizza le k sommatorie
 - Le specifiche (χ_i e a_{ij})
 - fornite da utente
 - realizzate dal costruttore attivando i collegamenti per le AND e le OR



PLA

